DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

10725251

Basic Patent (No, Kind, Date): JP 4239731 A2 920827 < No. of Patents: 001>

MANUFACTURE OF FIELD-EFFECT TRANSISTOR (English)

Patent Assignee: CASIO COMPUTER CO LTD Author (Inventor): SHIMOMAKI SHINICHI

IPC: \*H01L-021/336; H01L-029/784 CA Abstract No: 118(14)137883Q Derwent WPI Acc No: C 92-335840 JAPIO Reference No: 170006E000129 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4239731 A2 920827 JP 916618 A 910123 (BASIC)

Priority Data (No,Kind,Date): JP 916618 A 910123

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03874631 \*\*Image available\*\*

MANUFACTURE OF FIELD-EFFECT TRANSISTOR

PUB. NO.:

**04-239731** [JP 4239731 A]

PUBLISHED:

August 27, 1992 (19920827)

INVENTOR(s): SHIMOMAKI SHINICHI

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

03-006618 [JP 916618]

FILED:

January 23, 1991 (19910123)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 1302, Vol. 17, No. 6, Pg. 129,

January 07, 1993 (19930107)

# **ABSTRACT**

PURPOSE: To shorten manufacturing time and to lower cost by making a drain region into prescribed ion concentration by means of one time ion implantation while making the gate electrode side of the drain region into lower ion concentration than the grain region.

CONSTITUTION: Phosphorous ions P(sup +) are implanted into polysilicon 22 from above an insulating film 25 at acceleration voltage 30kV, 1X10(sup 15)/cm(sup 2). In this case, phosphorous ions P(sup +) are hard to reach polysilicon 22 in the part corresponding to a vertical part 25A of the insulating film 25 so as to become a low concentration region n(sup -), where concentration of phosphorous ions P(sup +) is lower than 1X10(sup 15)/cm(sup 2). Further, phosphorous ions P(sup +) are easy to reach polysilicon 22 in the part corresponding to a horizontal part 25B of the insulating film so that concentration of phosphorous ions P(sup +) becomes high- concentration region n(sup +) having the concentration of phosphorous ions P(sup +) almost 1X10(sup 15)/cm(sup 2). Accordingly one impurity doping can constitute an LDD construction, Thereby, manufacturing time is shortened while lowering cost.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-239731

(43)公開日 平成4年(1992)8月27日


(51) Int.Cl. <sup>5</sup> H 0 1 L	21/336 29/784	識別記号	庁内整理番号	FI			技術表示體所		
			9056 - 4 M	H01L	29/ 78		311 P		,
				審査請求 未請求 請求項の数1(全 3				3 頁)	
(21)出願番号		特額平3-6618	平3-6618						
(22)出籍日		平成3年(1991)1	月23日	(70) A 29 as	東京都新		折宿2丁	目6番1号	
		-		(72)発明者		•	5月月11年729	951番地の 5	カシ
					オ計算権	<b>模株式会</b>	土八王子	研究所内	

# (54) 【発明の名称】 電界効果型トランジスタの製造方法

# (57)【要約】

【構成】ポリシリコン22上にゲート絶縁膜24とゲー ト電極23を形成し、全体を絶縁膜25で覆う。ゲート 絶縁膜24及びゲート電極23の側壁部に絶縁膜25を 固着させた状態でポリシリコン22にP\* を打込む。1 回のP・打込みでドレイン領域Dを高邉度領域n・とす ると共にドレイン領域Dのゲート電標23側を低濃度領 城n·にしたLDD構造の電界効果型トランジスタを製

【効果】1回のP・打込みでLDD構造の電界効果型ト ランジスタを製造することにより、製造時間を短縮し、 コストを低くする。



(74)代理人 弁理士 鈴江 武彦

1

# 【特許請求の範囲】

【請求項1】 半導体層上にゲート絶縁膜とゲート電極を形成し、全体を薄く絶縁膜で覆い、少なくともゲート 絶縁膜及びゲート電極の側壁部に絶縁膜を固着させた状態で半導体層にイオンを打込み、ドレイン領域を所定の イオン遺度とすると共にドレイン領域のゲート電極側を ドレイン領域より低いイオン遺度にしたことを特徴とす る電界効果型トランジスタの製造方法。

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はLDD(Lightly Doped Drain)構造の電界効果型トランジスタの製造方法に関するものである。

#### [0002]

【従来の技術】電界効果型トランジスタにおいて、ドレイン領域付近の高電界を緩和して、トランジスタの諸特性を安定化し且つ高耐圧とするために、ドレイン領域の不純物分布の変化を滑らかにしたLDD構造が用いられる。

【0003】この構造の電界効果型トランジスタの製造 20 方法としては、従来、半導体基板上にゲート電極を形成した後、ゲート電極をマスクとして不純物イオンを注入し、セルフアライメントによる低濃度領域を形成し、次に、ゲート電極の両側壁にスペーサを設けた上、高濃度イオンを注入する。このようにすると、ゲート電極の外個に低濃度領域を有し、且つ該低濃度領域の外側に高濃度領域を有するドレイン領域を有するLDD構造の電界効果型トランジスタが得られる。この構造では、高濃度領域とゲート電極間に形成された低濃度領域によって電界が緩和され、上記の機能が満足される。 30

## [0004]

【発明が解決しようとする課題】しかしながら、従来の製造方法では、低濃度領域を形成するイオン注入と、高濃度領域を形成するイオン注入との2回の濃度の異なるイオン注入を行なっているため、製造プロセスが長くなる欠点があった。本発明は上記の実情に鑑みなされたもので、1回のイオン打込みでLDD構造となし得る電界効果型トランジスタの製造方法を提供することを目的とする。

# [0005]

【課題を解決するための手段】本発明は上記課題を解決するために、半導体者上にゲート絶縁膜とゲート電極を形成し、全体を薄く絶縁膜で覆い、少なくともゲート絶縁膜及びゲート電極の側壁部に絶縁膜を固着させた状態で半導体層にイオンを打込み、ドレイン領域を所定のイオン邊度とすると共にドレイン領域のゲート電極側をドレイン領域より低いイオン邊度にしたことを特徴とするものである。

#### [0006]

【作用】上記手段により、少なくともゲート絶縁膜及び-50-0  $^{15}$  /  $\mathrm{c}$   $\mathrm{m}^2$  より低い低濃度領域  $\mathrm{n}^{-1}$  となり、絶縁膜 2

ゲート電極の側壁部に絶縁膜を固着させた状態で半導体層にイオンを打込むことにより、1回のイオン打込みでドレイン領域を所定のイオン濃度とすると共にドレイン領域のゲート電極側をドレイン領域より低いイオン濃度にしたLDD構造にできる。

#### [0007]

【実施例】以下図面を参照して本発明の実施例を詳細に 説明する。図1~図3は本発明の一実施例の製造工程図 であり、以下工程順に説明する。

【0008】まず、図1に示すように、ガラス等の絶縁 基板21上にプラズマCVDを用いてa-Siを500 オングストローム程度成膜し、この膜上に、XeC1エ キシマレーザ等を照射することにより、前記a-Siを アニールし、ポリシリコン22を形成する。このポリシ リコン22を、フォトリソグラフィを用いたエッチング によりアイソレーションしてデバイスエリアを形成する。 る。

【00091次に、スパッタにより、前記ポリシリコン22上にSiO: 等よりなるゲート絶縁膜を1000オングストローム程度の厚さに成膜し、続いて、前記SiO:上にアルミニウム等からなるゲート電極を3000オングストローム程度成膜し、両層をエッチングによりパターニングしてゲート絶縁膜24およびゲート電極23を形成する。

【0010】この後、図2に示すように、SOG (Spin on Glass)を用いて、前記絶縁基板21、ポリシリコン22、ゲート電極23及びゲート絶縁 膜24上にSiO2からなる絶縁膜25を300オング ストローム程度形成する。すなわち、エタノール等の容 郷で希釈した水酸化シリコンSi(OH)。を、前記絶 緑基板21、ポリシリコン22、ゲート電極23及びゲート絶縁膜24上に回転塗布し、700~900℃で熱 処理すると、

\$ i (OH) , → S i O: + 2 H2 O↑

【0011】の化学反応でSiO:を成分とする絶縁膜25が形成される。この場合、水酸化シリコンを希釈して低濃度として、ポリシリコン22,ゲート電極23及びゲート絶縁膜24上に回転墜布することにより、ゲート電極23及びゲート絶縁膜24の側壁部に所望の厚さに形成される。この場合、図2に示される如く、ゲート電極23とゲート絶縁膜の側壁部に固着される垂直部分25Aと、その外側でポリシリコン22の表面上に固着される水平部分25Bが形成されるようにすることが重要である。

【0012】この状態で、絶縁膜25上からポリシリコン22にリンイオンP\*を加速電圧30KV、1×10 「/ cm²で打込む、この場合、絶縁膜25の垂直部分25Aに対応する部分ではポリシリコン22にリンイオンP\*が到達しにくく、リンイオンP\*の濃度が1×1

3

5の水平部分25Bに対応する部分ではポリシリコン22にリンイオンP・が到達し易い為、リンイオンP・の 農度が略1×10<sup>15</sup> / c m² の高濃度領域 n²となる。 従って、1回の不純物ドープによりLDD構造が構成できる。次に、XeCIエキシマレーザを照射し、前記低濃度領域 n² および高濃度領域 n² からなるソース領域 S及びドレイン領域Dに打込まれたリンイオンP² の活性化を行う。

【0013】この後は、図3に示すようにプラズマCV D等を用いて、上記絶録膜25の上にSiN等からなる 保護膜26を成膜し、さらに、絶縁膜25及び前記保護 膜26の前記ソース領域S及びドレイン領域Dのコンタ クト部に六をあけ、アルミニウム等により配線をしてソ ース電極27、ドレイン電極28を形成する。

【0014】以上のように、絶縁膜25を形成することにより、ゲート付近の絶縁膜25の膜厚が厚くなるため、イオンを打ち込んだ場合、絶縁膜25の膜厚の厚い部分が絶縁膜25の膜厚の薄い部分に比べて低濃度になるため、1回のイオン打ち込みでLDD構造が構成できる。したがって、製造時間が短縮されるため、コストを20低くすることができる。

【0015】又、SOGにより絶縁膜25を形成することにより、ゲート付近の段差が滑らかになり、ソース電極、ドレイン電極が、ゲート電極上部を乗り越えるところのステップカバレジが改善され、ソース電極、ドレイ

ン電極が断線し離くなり、歩留まりが向上する。なお、 上記実施例では、TFTの場合で説明したが、この発明 は単結晶半導体装置にも適用できるものである。

### [0016]

【発明の効果】以上述べたように本発明によれば、半導体層上にゲート絶縁膜とゲート電極を形成し、全体を薄く絶縁膜で覆い、少なくともゲート絶縁膜及びゲート電極の側壁部に絶縁膜を固着させた状態で半導体層にイオンを打込むことにより、1回のイオン打込みでドレイン領域のゲート電極側をドレイン領域より低いイオン遺度にしたLDD構造の電界効果型トランジスタを製造できる。その為、製造時間が短縮され、コストを低くすることができる。

#### 【図面の簡単な説明】


【図1】本発明の一実施例の製造工程の一部でゲート電標を形成した状態を示す断面図である。


【図2】本発明の一実施例の製造工程の一部でSOGにより絶縁膜を形成した状態を示す断面図である。


20 【図3】本発明の一実施例の製造工程の一部でソース電極,ドレイン電極を形成した状態を示す断面図である。

# 【符号の説明】

21…絶縁基板、22…ポリシリコン、23…ゲート電極、24…ゲート絶縁膜、25…絶縁膜、26…保護膜、27…ソース電極、28…ドレイン電極。







[図3]